封裝基板出廠100歐姆，測試85歐姆？
發(fā)布時(shí)間：2022-12-07 17:43
作者：一博科技高速先生成員 陳亮
封裝基板（Package Substrate）是半導(dǎo)體芯片的載體。為芯片提供連接、保護(hù)、支撐、散熱、組裝等功效，以實(shí)現(xiàn)多引腳化，縮小產(chǎn)品體積、改善電性能及散熱性、多芯片模塊化等。我們生活中看到的芯片基本都是已經(jīng)裝載在封裝基板上了，且基本都有外殼保護(hù)，只有一小部分會(huì)使用chip on board工藝直接實(shí)裝在PCB板上。
可能有小伙伴就要問了，我是做設(shè)計(jì)或者仿真的，有必要知道芯片用什么封裝外殼嗎？對(duì)此我只想說：‘肥腸’有必要哇！
不光你不信，雷豹也不信。
測試@來福：雷豹，芯片上走在表層的100歐姆高速信號(hào)，只有85歐姆，你個(gè)撲街是不是設(shè)計(jì)錯(cuò)了？
設(shè)計(jì)@雷豹：表層高速信號(hào)都檢查過，都是100歐姆莫問題啊，是不是常威那個(gè)撲街加工錯(cuò)了？
板廠@常威：靚仔，飯可以亂吃，話不能亂講，要用事實(shí)說話，我這邊阻抗測試是很好的喔，你們不信就測試下備份的光板。
測試@來福：光板表層阻抗真的是100歐姆，封裝之后怎么就只有85歐姆了，我們?nèi)フ野埿菃枂枴?br/>
仿真@包龍星：芯片使用了樹脂填充0.5MM的外殼，封裝基板表層的微帶線的狀態(tài)發(fā)生改變，應(yīng)該用嵌入式微帶線模型引入外殼材料參數(shù)計(jì)算阻抗，不同的外殼材料和外殼結(jié)構(gòu)會(huì)不同程度的影響傳輸線的性能。不提前考慮外殼對(duì)阻抗的影響，封裝填充之后阻抗惡化也不意外。
外殼的影響大致可以分以下三大類。
（1）：GPU芯片、移動(dòng)端的CPU等無外殼保護(hù)芯片，表層微帶線阻抗不會(huì)有影響。
（2）：保護(hù)DIE或金線的樹脂外殼，應(yīng)用十分廣泛，大致模擬樹脂填充的wost case情況是相比無外殼狀態(tài)差分阻抗降低15歐姆左右。
（3）：保護(hù)DIE或金線并兼具散熱的金屬外殼。常見于桌面級(jí)、服務(wù)器級(jí)CPU芯片以及FPGA芯片等散熱要求較高的芯片。大致模擬常規(guī)形制的金屬外殼。wost case情況是相比無外殼狀態(tài)差分阻抗降低2歐姆左右。
所以在設(shè)計(jì)和制板階段就要考慮封裝外殼對(duì)表層信號(hào)的影響：
1、根據(jù)填充材料屬性和填充結(jié)構(gòu)，提前模擬填充后的走線阻抗，獲取外殼對(duì)阻抗的影響，設(shè)計(jì)和制板均需要加上這個(gè)影響，只有這樣在芯片焊接和填充外殼之后的阻抗才會(huì)達(dá)到預(yù)期值。
2、使用金屬外殼需要注意外殼粘接位置不要配置信號(hào)。如果是內(nèi)置RF模塊的芯片或者SIP不建議使用金屬外殼。
