PCB設計---深入淺出的反彈圖
發(fā)布時間：2022-11-17 16:59
作者：一博科技高速先生成員 孫小兵
眾所周知，信號的反射與互連線的阻抗密切相關，可以說互連線中阻抗突變是產(chǎn)生信號反射的最直接原因。但究竟為什么會發(fā)生反射，反射對信號的影響是什么樣的，信號反射的過程又是如何呢？剛好最近也在學習一些信號完整性方面的理論基礎知識，也是深受這部分的理論所困惑。下面就和小編一起深入了解一下在傳輸鏈路中反射的產(chǎn)生過程和對信號波形的影響吧。
創(chuàng)建了一個簡易的信號傳輸鏈路模型如下圖。信號源驅(qū)動內(nèi)阻Rs為10Ω，輸出信號幅度為1V。中間傳輸線阻抗Rt為50Ω，傳輸延時TD為1ns。接收端負載阻抗無窮大，相當于遠端開路。
在該鏈路模型中，節(jié)點1位置是從10Ω輸出內(nèi)阻到50Ω傳輸線，而對于從遠端到源端的方向來看，節(jié)點1位置是從50Ω傳輸線到10Ω輸出內(nèi)阻，該節(jié)點反射系數(shù)ρ1=(10-50)/(50+10)=-0.667。在節(jié)點2位置，由于遠端開路，在遠端反射系數(shù)ρ2=(∞-50)/( ∞+50)≈1，信號在該位置將發(fā)生全反射?；谠搨鬏斈Ｐ屯茖У姆瓷溥壿媹D如下所示。
1.首先，假定信號邊沿開始處為時間0ns位置，此時根據(jù)串阻分壓，信號源輸出的1V電壓，經(jīng)過輸出電阻和傳輸線電阻分壓后在節(jié)點1位置信號電壓V10=1V*50/(10+50)=0.83V。而節(jié)點2位置還沒有信號，故該時刻電壓V20=0V。
2.經(jīng)過1ns的傳輸后，信號到達節(jié)點2并發(fā)生反射，反射電壓為0.83V*1=0.83V。此刻節(jié)點2位置的電壓V21=0V+0.83V+0.83V*1=1.66V。
3.遠端的反射信號經(jīng)過傳輸線1ns后又會回到源端，并在源端也發(fā)生反射，此刻源端的電壓V12=0.83V+0.83V+0.83V*(-0.667)=1.106V。由于還沒有反射信號回到遠端，遠端電壓V22=1.66V。
4.在源端位置產(chǎn)生的反射信號經(jīng)過傳輸線1ns后又重新回到遠端，并在遠端發(fā)生反射，此刻遠端的電壓V23=1.66V+(-0.554V)+(-0.554V*1) =0.552V。
以此類推……
在上述情況下，內(nèi)阻小于傳輸線阻抗，在源端位置出現(xiàn)負反射，這將引起通常所說的過沖和振鈴現(xiàn)象。如下圖所示，藍色曲線是源端電壓波形，紅色曲線是遠端接收到的電壓波形。在此示例中，信號上升邊遠于傳輸線時延，而信號周期較大于傳輸時延。這樣能夠考慮到所有的多次往返反射和阻抗突變的情況。
由反彈圖和以上的紅藍波形圖可以看出，反射信號電壓的絕對值在逐漸減小，震蕩幅度在逐漸減弱，末端的電壓最終逼近于信號源電壓1V。這是由于該電路是開路的，信號源電壓最終全部加在開路的末端。
這時有人可能又會疑惑了，既然信號源輸出電壓幅度為1V，那為什么會在末端接收到大于信號源的電壓值1.66V呢？高出的電壓是怎么產(chǎn)生的呢？這是由傳輸線上的分布電容(C)和分布電感(L)諧振所產(chǎn)生。
以上展示了信號單邊沿后的反射全過程。當連續(xù)的碼元輸出后，將會在每一個上升沿和下降沿后的電平保持期間出現(xiàn)振鈴現(xiàn)象。高電平最高位置將達到1.66V，低電平最低位置將達到-0.66V。過沖將會導致接收端誤觸發(fā)造成誤碼，還可能突破電平接收容限，嚴重的可能損害芯片。
當信號速率升高達到一定程度或走線長度改變時，振鈴全過程就不能夠有充足的時間在信號平整區(qū)間完整的表現(xiàn)出來，后面的震蕩將可能會淹沒在信號上升沿或者下降沿期間，因而只表現(xiàn)出明顯的過沖現(xiàn)象，如下圖所示。
前面的鏈路中信號發(fā)生反射主要是由于源端內(nèi)阻和傳輸線阻抗不匹配造成的，反射信號在源端和遠端來回傳輸并多次反射形成了一個振鈴效應。
想要改善反射對信號的影響，端接在這里就派上用場了。大家可能都知道端接可以有效的抑制或消除反射。這里就嘗試做一個端接處理，在源端位置串聯(lián)一個40Ω的電阻，鏈路模型如下：
上圖是做了端接處理后遠端接收到的信號波形?？梢钥吹椒瓷浔幌?，接收端的信號幅度為信號源輸出信號電壓1V,且信號波形比較完整。
