沒開玩笑！高速信號(hào)不能參考電源網(wǎng)絡(luò)這條規(guī)則，其實(shí)很難做到
發(fā)布時(shí)間：2024-05-28 10:24
高速先生成員--黃剛
看到這篇文章的題目，我相信大家心里都呈現(xiàn)出了這么一個(gè)場(chǎng)景：高速信號(hào)線在L20層，我只要把L19和L21層都鋪上完整的地平面，這不就滿足了高速信號(hào)線不能參考電源平面這條規(guī)則了嗎？這難道很難做到嗎？PCB的設(shè)計(jì)和疊層圖都給你截出來(lái)了，只要疊層夠，這一點(diǎn)都不難??！
是的，高速信號(hào)線不能參考電源平面這一條規(guī)則是很容易滿足的，但是大家再認(rèn)真看看我們的題目是怎么說(shuō)的？是“高速信號(hào)不能參考電源網(wǎng)絡(luò)”。難道這兩句話有區(qū)別嗎？當(dāng)然有，你們細(xì)細(xì)品味下，高速信號(hào)線不能參考電源平面其實(shí)指的只是高速鏈路中的差分線本身不能參考電源平面層，這是大多數(shù)工程師的理解。但是高速先生想說(shuō)的是高速信號(hào)鏈路不僅僅只有走線，還有其他結(jié)構(gòu)！
沒錯(cuò)，高速先生想給大家說(shuō)的是過(guò)孔結(jié)構(gòu)！還是那句話，不讓走線參考電源平面，在層數(shù)充裕的情況下一般都能做到。但是高速信號(hào)的過(guò)孔完全不參考電源過(guò)孔，這個(gè)就真的不容易了。大家又會(huì)說(shuō)了，那我的高速信號(hào)過(guò)孔旁邊都打地過(guò)孔，遠(yuǎn)離電源孔就好啦，不是也很容易做到嗎，你確定所有的地方都能做到嗎？
沒錯(cuò)，例如在BGA的地方，真的就不是你說(shuō)了算了！在一些大型的BGA，高速線的對(duì)數(shù)會(huì)比較多，從BGA的外圈一直延伸到BGA的內(nèi)圈，然后內(nèi)圈都存在著幾種包括core電源在內(nèi)的網(wǎng)絡(luò)，也就是說(shuō)，內(nèi)圈的高速信號(hào)pin旁邊極有可能存在著電源pin，那么有pin就有扇出，因此高速信號(hào)和電源的過(guò)孔基本上就無(wú)可避免的挨在一起了。
高速先生從來(lái)都不是只拋出問(wèn)題的主，既然無(wú)法避開，只能接受，嘗試分析這種情況下到底對(duì)高速信號(hào)有什么影響。于是二話不說(shuō)，高速先生就做了一些簡(jiǎn)單但是能很好說(shuō)明問(wèn)題的測(cè)試板，去分析高速信號(hào)孔旁邊有電源孔對(duì)無(wú)源的影響。我們?cè)O(shè)計(jì)的測(cè)試DUT如下所示：
簡(jiǎn)單的模擬一個(gè)1mm的BGA小陣列，上面各有兩對(duì)高速信號(hào)通過(guò)過(guò)孔連接，兩個(gè)case的區(qū)別為全是地過(guò)孔和有一個(gè)電源過(guò)孔在這個(gè)BGA小陣列里面。
做出來(lái)的實(shí)物板就是這個(gè)樣子了！
那我們通過(guò)網(wǎng)絡(luò)分析儀進(jìn)行測(cè)試，看看兩種case下的無(wú)源性能的差異。
首先我們來(lái)看看DIFF1，也就是靠上的那一對(duì)，這一對(duì)相對(duì)DIFF2來(lái)說(shuō)，地過(guò)孔保護(hù)得更好一點(diǎn)，我們來(lái)看看這一對(duì)的插入損耗的對(duì)比。
可以看到，DIFF1這對(duì)走線在兩種case下的差異其實(shí)不大，也就是到了比較高頻的時(shí)候（15GHz）才有一些差異，整體性能都是沒問(wèn)題的。
那重點(diǎn)來(lái)了，我們來(lái)看看被地過(guò)孔保護(hù)的沒那么好的DIFF2，尤其是有電源過(guò)孔在旁邊的這對(duì)信號(hào)，到底性能的差異是怎么樣的呢？結(jié)果如下所示：
全是地過(guò)孔下的DIFF2當(dāng)然沒問(wèn)題了，但是能看到，有電源過(guò)孔在旁邊之后，這對(duì)DIFF2在20GHz有一些比較嚴(yán)重的諧振點(diǎn)，對(duì)信號(hào)質(zhì)量來(lái)說(shuō)當(dāng)然是一種傷害了。也說(shuō)明了DIFF2這對(duì)信號(hào)的的確確都參考到了這個(gè)電源過(guò)孔，性能隨之被影響到。
其實(shí)被影響到的不僅僅是信號(hào)質(zhì)量本身，我們來(lái)看看兩種case下DIFF1和2之間的串?dāng)_，也能夠發(fā)現(xiàn)明顯的差異。能看到在插損被影響到的這個(gè)頻段，串?dāng)_的惡化也是非常的嚴(yán)重，基本上串?dāng)_的量級(jí)差超過(guò)了20db。
最后再總結(jié)下本文的核心內(nèi)容哈，這篇文章其實(shí)主要是讓大家了解下除了PCB走線參考電源平面的影響巨大之外，在比較高的頻段下，高速過(guò)孔旁邊要是有電源過(guò)孔的話，同樣也會(huì)有影響。只不過(guò)頻段都去到了15GHz之后，沒做到這個(gè)頻率的產(chǎn)品的朋友們，也不用太過(guò)擔(dān)心。不過(guò)話又說(shuō)回來(lái)，這個(gè)頻段其實(shí)也有很多產(chǎn)品涉及到了，因此根據(jù)具體設(shè)計(jì)的不同，也會(huì)給大家的產(chǎn)品帶來(lái)一定的風(fēng)險(xiǎn)。雖然看起來(lái)在BGA區(qū)域，高速信號(hào)pin和電源pin挨著的事實(shí)無(wú)法改變，但是并不意味著我們就完全沒有改善的方法。相信只要大家發(fā)現(xiàn)了問(wèn)題，也就一定會(huì)想出辦法去解決的哈！
問(wèn)題來(lái)了：
面對(duì)BGA里面電源pin相鄰的現(xiàn)實(shí)，大家能想到什么方法來(lái)改善它對(duì)高速信號(hào)的影響呢?
