深度論證-高速走線控制100歐姆阻抗一定是最好的選擇嗎？
發(fā)布時(shí)間：2024-05-13 13:55
高速先生成員--黃剛
對(duì)于高速差分信號(hào)到底需要控制多少歐姆的阻抗，高速先生相信大部分工程師首先都會(huì)看下例如信號(hào)的協(xié)議文檔或者芯片的文檔，看看里面有沒有推薦的控制阻抗值。例如像PCIE信號(hào)，在4.0之后的阻抗會(huì)明確要求按照85歐姆來控制，USB阻抗會(huì)要求控制90歐姆等。除了這一部分有明確的阻抗要求外，其他沒明確要求的高速信號(hào)你們會(huì)控多少歐姆阻抗呢？就好像為什么PCB的單端走線要控制50歐姆一樣，差分走線如果沒有明確協(xié)議規(guī)定，那就按100歐姆來控制。很多工程師其實(shí)都不一定很清楚的知道內(nèi)在的理論和原因，但是也會(huì)潛意識(shí)的控制100歐姆，可見100歐姆差分線這個(gè)觀念是多么的深入人心！
但是，深入人心歸深入人心，本文想探究的是：100歐姆真的是在任何產(chǎn)品中最好的阻抗選擇嗎？當(dāng)然，從反射的理論來說，如果從收發(fā)芯片的負(fù)載到PCB的每個(gè)地方鏈路的阻抗都完美的做到100歐姆的話，那高速線控100歐姆肯定是最好的選擇啦！意味著鏈路上的任何地方阻抗都匹配，完全沒有反射的存在，這還能不好嗎？
真實(shí)情況會(huì)怎么樣呢？為了能有說服力，本文舉2個(gè)真實(shí)項(xiàng)目的仿真案例，大家一起細(xì)品細(xì)品哈！
案例一：板內(nèi)芯片到芯片的25G信號(hào)仿真案例
在芯片到芯片的PCB鏈路中，除了PCB走線外，一定會(huì)存在一些阻抗不連續(xù)的結(jié)構(gòu)，如上面的案例中，BGA兩端會(huì)存在過孔，接收端一般還會(huì)有交流耦合電容。有一定仿真經(jīng)驗(yàn)的小伙伴們都知道，像BGA的過孔，電容這個(gè)位置的阻抗一般來說都很難做到100歐姆，大部分的case無論怎么優(yōu)化，都會(huì)低于100歐姆。這個(gè)時(shí)候我們來驗(yàn)證如果這幾個(gè)阻抗不連續(xù)點(diǎn)的阻抗達(dá)不到100歐姆，例如做到比較理想的95歐姆左右的情況下，PCB走線分別按照100和降低到95歐姆控制時(shí)的無源仿真性能對(duì)比。
首先我們來看看芯片到芯片鏈路TDR阻抗的對(duì)比，也就是PCB走線選擇默認(rèn)的100歐姆和降低到95歐姆來控制時(shí)的差異。
當(dāng)然從TDR阻抗來看，不能很直觀的看到差異，于是我們來看另外兩個(gè)更關(guān)鍵的指標(biāo)，那就是插損和回?fù)p的指標(biāo)。
從插損的指標(biāo)看，在優(yōu)化好幾個(gè)不連續(xù)點(diǎn)后，雖然100歐姆走線的仿真性能也就很不錯(cuò)了，但是從仿真結(jié)果能看到，95歐姆PCB走線的結(jié)果更有優(yōu)勢(shì)，無論是從回?fù)p還是插損的角度看，都是性能更好的一方。
案例二：經(jīng)過背板連接器的芯片到芯片的25G信號(hào)仿真案例
另外一個(gè)案例就是跨版的25G信號(hào)的case了，整個(gè)系統(tǒng)的連接關(guān)系如下所示：
前面單板上的BGA過孔的阻抗就不再敘述了，這里要關(guān)注的是跨版連接的高速連接器這個(gè)地方。本案例中用到的這款高速背板連接器是某知名廠家的產(chǎn)品，是一款在這個(gè)速率下很通用，得到有效驗(yàn)證的連接器。
這款連接器廠家的標(biāo)稱阻抗是多少呢？92歐姆，不是你們想象中的100歐姆哦。我們拿到其中的一對(duì)連接器信號(hào)的阻抗來看，的確也差不多。90歐姆出頭的樣子。
那我們還是一樣，這個(gè)系統(tǒng)的三塊互連的板子，我們分別把高速走線的阻抗按照100歐姆和降低到92歐姆來控制，看看性能的對(duì)比。
首先我們還是看看整個(gè)鏈路的TDR阻抗的對(duì)比，能明顯看到兩個(gè)連接器的低點(diǎn)，如下所示：
那么插損和回?fù)p的性能對(duì)比又是怎么樣的呢？還是讓大家失望了，三塊板子控制92歐姆的走線還是會(huì)比100歐姆走線的性能來得好。
當(dāng)然，這中的理論有點(diǎn)復(fù)雜，這里就不展開來分析了。從設(shè)計(jì)的角度來看，如果沒明確的要求，硬件工程師或者設(shè)計(jì)工程師按照100歐姆來控制高速走線本身也沒太大的問題，我們很多case按照100歐姆的差分信號(hào)設(shè)計(jì)也是完全沒有問題。本文更多的可能是給大家一種另類的思路，去尋找一些更優(yōu)的設(shè)計(jì)方案。但是還是要弱弱的告示下哈，如果不經(jīng)過比較精確的仿真，還是不要隨便去嘗試，因?yàn)槟悴⒉恢蓝嗌俨攀呛茫挥蟹抡娌拍芎芎玫陌焰溌返男阅芙o量化出來，設(shè)計(jì)的朋友請(qǐng)謹(jǐn)慎使用這招，用得不好還是很容易翻車的哦！
問題來了：
列舉下大家的產(chǎn)品在PCB設(shè)計(jì)中常見的阻抗不連續(xù)的地方，并簡(jiǎn)單描述下你們的設(shè)計(jì)優(yōu)化方法？
