用了更好的板材,沒想到DDR4卻……???
發(fā)布時(shí)間:2021-08-23 11:22
今天的風(fēng)兒甚是喧囂,深南大道上車水馬龍,科技園的某棟大廈內(nèi),攻城獅雷豹繼上次解決了阻抗測(cè)試問題后,又做了一個(gè)很有意思的項(xiàng)目,背景如下:
某款CPU芯片的DDR4仿真。設(shè)計(jì)采用的是單面fly-by,一拖九顆粒設(shè)計(jì)。運(yùn)行的數(shù)據(jù)速率為3200Mbps。
手繪結(jié)構(gòu)如下:
看它的結(jié)構(gòu)也是平平無奇,想必是個(gè)常規(guī)的CASE。
雷豹按部就班,設(shè)置層疊,搭建模型,編輯碼型-----RUN,先抽取一根地址信號(hào),直接觀察信號(hào)質(zhì)量最差的DDR顆粒-U1的眼圖和波形:
雖然U1的眼圖和波形看起來抖動(dòng)很大,裕量很小,但距離判決標(biāo)準(zhǔn)的電平還是有一定距離。總而言之,結(jié)果是PASS。
作為一個(gè)仿真工程師,精益求精是我們一貫秉持的,怎么才能繼續(xù)優(yōu)化信號(hào)質(zhì)量?雷豹仔細(xì)檢查了PCB,考慮了些常規(guī)操作,沒有太多優(yōu)化的空間,那果斷換成高速板材會(huì)不會(huì)有改善呢?
Duang的一下,很快哦,就換成了M6g的板材,接著設(shè)置好層疊參數(shù),控制好之前相同的阻抗,信號(hào)拓?fù)洳蛔?,開始第二輪仿真。
繼續(xù)觀察U1的眼圖和波形。
結(jié)果最差的點(diǎn)居然碰到了判決標(biāo)準(zhǔn)的電平???你不要過來!
普通損耗的FR4板材信號(hào)質(zhì)量滿足要求,換成低損耗的M6g板材卻出現(xiàn)了問題。
雷豹撓著頭,陷入了沉思…
結(jié)合學(xué)習(xí)的理論知識(shí),雷豹對(duì)這兩種仿真環(huán)境進(jìn)行了分析,稍微有些眉目。
大致分析原因有以下兩點(diǎn):
第一點(diǎn):芯片驅(qū)動(dòng)能力太強(qiáng)
仔細(xì)看了CPU的IBIS模型,驅(qū)動(dòng)的上升時(shí)間很短,上升沿非常陡峭,用IBIS軟件查看地址線調(diào)用buffer的Rising Waveform可以看到下圖:
選取最高電平的20%-80%,Middle模式下的上升時(shí)間僅大約56ps,按照以往的經(jīng)驗(yàn)DDR4信號(hào)上升時(shí)間大多是在100ps-200ps之間,像56ps這個(gè)值附近的還比較少,相比而言,這樣信號(hào)的上升沿變得陡峭了,也就是信號(hào)中有更多的高頻分量,在不匹配的通道中也會(huì)帶來更大的反射。整個(gè)拓?fù)渫系念w粒還比較多,這樣導(dǎo)致雖然通道匹配做的還算可以,但地址線的信號(hào)質(zhì)量卻不是特別好。
第二點(diǎn):由于板材的更換,M6g相比較普通FR4而言,DF由0.02變成0.004
損耗值更小,對(duì)于反射的衰減程度也是減小了,導(dǎo)致一些反射的能量會(huì)比普通板材累積得更多,信號(hào)更差的點(diǎn)會(huì)加劇變差。仿真是需要把板材損耗這個(gè)因素考慮進(jìn)去的,損耗可以衰減上升沿,衰減反射帶來的影響,所以說并不是換了更好的板材,DDR信號(hào)質(zhì)量就更好了,不同的系統(tǒng)環(huán)境可能要去做詳細(xì)的仿真才能確定其信號(hào)質(zhì)量。
以上是地址線出現(xiàn)的問題,另外數(shù)據(jù)信號(hào)則不用過分考慮這個(gè)問題,本身是一拖一的結(jié)構(gòu),又有ODT(On-Die Termination),阻抗不匹配點(diǎn)少,拓?fù)湎鄬?duì)地址穩(wěn)定,原本跑出來的眼圖也有很大的裕量。