測試姿勢不過關(guān)，結(jié)果偏差得加班！
發(fā)布時間：2023-09-18 11:08
作者：一博科技高速先生自媒體成員 黃剛
通常情況下，我們都認(rèn)為測試是一種比較有效而且準(zhǔn)確的方法，但是當(dāng)測試結(jié)果出乎我們預(yù)料之后，我們該如何去判斷和排查呢？本期文章給大家分享下這個案例哈！
這是一個利用高速先生實(shí)驗(yàn)室示波器來測試DDR4模塊的測試案例，客戶在他們自己功能測試完成之后，還想找我們來測試下信號質(zhì)量和看看時序。聽說到我們這邊有示波器以及對應(yīng)的DDR測試套件后，就把他們自己的產(chǎn)品板帶過來我們這邊，讓我們開展這個測試項目。測試情況大概是這樣子的：該DDR4信號速率1600Mbps，一拖四的拓?fù)?，這個項目用上了高速先生研發(fā)的interposer板，把需要測試的顆粒進(jìn)行riser板抬高后利用interposer板去做焊接，從而就有了可以測試的測試點(diǎn)了！大家還記得interposer夾具板的樣子嗎？下圖就是我們高速先生研發(fā)的interposer夾具板哈！
經(jīng)過一頓操作，我們就通過測試排線在焊接好的interposer板引出測試的信號，分別是一對CLK，一根地址信號，一對DQS信號和一根DQ信號，整個測試場景就像下面這樣哈！
從我們搭建的測試場景來看，高速先生還是比較用心的哈，不僅很規(guī)整的把4對測試排線焊在測試點(diǎn)上去，另外還有絕緣膠紙分隔開來避免短路，并防止外界環(huán)境對測試排線的干擾。
在花了不少時間完成這個搭建之后，我們就正式開始測試了。我們熟練的對示波器進(jìn)行一輪設(shè)置后就準(zhǔn)備可以觀看波形了，但是當(dāng)我們測試到DQS信號時，通過捕捉波形時就發(fā)現(xiàn)了問題！DQ總會有跑一段時間之后有一個詭異的跌落，跌落的幅度還不小，達(dá)到了200mV。
然后我們就重點(diǎn)關(guān)注DQS信號，并而把這個DQS的時間軸拉大，來看看更寬的時間的軸情況下這個跌落是不是有規(guī)律可言，結(jié)果發(fā)現(xiàn)不僅在DQS信號上看到了這個跌落，更重要的發(fā)現(xiàn)了這個跌落是具有周期性的，我們量測后發(fā)現(xiàn)周期大概在2us左右！
這個跌落肯定是我們意料之外的測試結(jié)果，最大的紋波峰峰值超過了3V，顯然是受到了某個比較大的噪聲源的影響。通過測量兩個峰值噪聲的周期為2us，可以反推出該噪聲的頻率為500kHz，這讓我們立馬想到了是不是受到電源的干擾！因?yàn)殡娫吹拈_關(guān)頻率一般會在1MHz以下，于是我們就去檢查板子的PCB文件，發(fā)現(xiàn)該DQ和DQS走線旁邊并沒有穿過電源平面或者距離電源孔很近。感覺檢查了很久PCB文件都沒有發(fā)現(xiàn)電源和DDR信號存在明顯的耦合路徑，這個測試的意料結(jié)果一度使測試進(jìn)程陷入了僵局。 后面正當(dāng)我們都準(zhǔn)備放棄，把排線取下來的情況，突然發(fā)現(xiàn)了一個很重要的點(diǎn)！由于我們測試的角度，上面DQS和DQ線都貼上了電源模塊上，于是我們立馬形成了一個新的結(jié)論，那就是會不會不是由于設(shè)計引起的，而是由于我們的排線貼在了電源模塊附近導(dǎo)致的呢？
雖然現(xiàn)在不能百分百確定是不是由于這個問題導(dǎo)致測試的噪聲引起，我們還是重新對這部分排線和電源模塊采取更有效的隔離。于是我們拿出了剛到貨的一個“holder”，也就是一個機(jī)器臂來解放我們的雙手來幫我們更好的隔開排線和電源模塊。另外為了保險，又把電源模塊狠狠的物理屏蔽了一番！重新搭建之后就變成如下的樣子了。
然后我們再對DQ信號進(jìn)行測試，果然就發(fā)現(xiàn)這個噪聲就沒有了！
雖然這個只是在該項目測試過程中，甚至是正式測試前的一個小插曲，但是如果一開始搭建測試環(huán)境的方法有問題的話，大家都能想象，后面的測試結(jié)論都會被它帶偏的！因此通過這個小小的測試案例也給大家一個啟示，也就是一定要特別注重測試前的各種準(zhǔn)備工作，保證給正式測試提供一個精確可靠的測試條件哈！
