時(shí)間都去哪了？解密封裝補(bǔ)償背后的時(shí)間黑洞
發(fā)布時(shí)間：2021-06-28 11:52
作者：一博科技高速先生自媒體成員 姜杰
不知各位是否還記得雷豹,沒(méi)錯(cuò),就是上次仿真電源差點(diǎn)翻車的那位仁兄《一個(gè)好,兩個(gè)不行,那三個(gè)怎么辦呢?》,最近,他又飽受PIN Delay的折磨。
所謂PIN Delay,直譯“管腳延時(shí)”,不過(guò),我們更習(xí)慣另外一種叫法“封裝長(zhǎng)度”?！肮苣_延時(shí)”是指封裝級(jí)互連產(chǎn)生的延時(shí):對(duì)于芯片而言,是指DIE pad到封裝引腳之間的延時(shí)差異(比如下圖中黃色的走線);對(duì)于某些高速連接器來(lái)說(shuō),比如彎公連接器,則是指每一列pin上的延時(shí)不一致。在高速電路設(shè)計(jì)中,需要考慮Pin Delay來(lái)減少信號(hào)長(zhǎng)度的誤差。
封裝補(bǔ)償是解決問(wèn)題的方法,通常芯片或連接器廠家會(huì)提供封裝級(jí)互連長(zhǎng)度的參數(shù),PCB設(shè)計(jì)的等長(zhǎng)處理階段,需要將該參數(shù)計(jì)入信號(hào)長(zhǎng)度再繞等長(zhǎng),以達(dá)到精確控制信號(hào)總長(zhǎng)度的目的。
正常而言,考慮了封裝長(zhǎng)度的走線等長(zhǎng)會(huì)更好。不過(guò)凡事有特例,雷豹最近就遇到了這樣的特例。本指望PIN Delay能補(bǔ)回些延時(shí),誰(shuí)曾想PCB做完封裝補(bǔ)償之后信號(hào)時(shí)序仿真結(jié)果反倒“變差”了,究竟怎么回事?
與以往的案例不同,該試驗(yàn)板的主控芯片還在封裝設(shè)計(jì)階段,換句話說(shuō),單板設(shè)計(jì)與主控芯片的封裝設(shè)計(jì)是同步進(jìn)行的。因此客戶一開(kāi)始僅提供了DIE pad的模型及部分信號(hào)通道的封裝參數(shù)。吊詭的仿真結(jié)果似乎一開(kāi)始就有跡可循,不過(guò)這是后話。
仿真對(duì)象是數(shù)據(jù)速率800Mbps的NAND信號(hào),最短的信號(hào)通道(CH6)。由于一開(kāi)始客戶未能提供相應(yīng)的封裝補(bǔ)償參數(shù),因此最初只能看到PCB在沒(méi)有設(shè)置PIN delay的通道眼圖,使用有效眼寬的大小來(lái)衡量時(shí)序的優(yōu)劣,是811ps。
隨著芯片封裝設(shè)計(jì)的推進(jìn),終于等來(lái)了PIN delay參數(shù),在Layout攻城獅根據(jù)封裝補(bǔ)償調(diào)整單板走線等長(zhǎng)之后,雷豹迫不及待的再次對(duì)同一通道進(jìn)行仿真,眼圖在眾人期待的眼神中漸次展開(kāi)……
封裝補(bǔ)償之前有效眼寬811ps,補(bǔ)償之后卻變成——796ps?!看到這個(gè)結(jié)果,男人開(kāi)始沉默,女人開(kāi)始流淚,一團(tuán)疑云罩住了所有人:不是說(shuō)封裝補(bǔ)償后的有效眼寬會(huì)變大嗎,補(bǔ)償?shù)臅r(shí)間都去哪啦?!
面對(duì)這么刺激的結(jié)果,雷豹除了愕然,居然還有些許興奮:一定要揪出這個(gè)時(shí)間“黑洞”。首先懷疑的是單板的PIN delay參數(shù)設(shè)置錯(cuò)誤,配合設(shè)計(jì)工作的Layout老炮兒雖然覺(jué)得侮辱性很強(qiáng),但還是對(duì)照客戶提供的封裝補(bǔ)償參數(shù)檢查了約束管理器中的設(shè)置,排除了PCB等長(zhǎng)設(shè)置問(wèn)題,設(shè)計(jì)攻城獅的尊嚴(yán)得以維護(hù),問(wèn)題仍然懸而未決。
既然設(shè)計(jì)文件沒(méi)問(wèn)題,那會(huì)不會(huì)是仿真模型有異常呢?仔細(xì)檢查主控芯片的封裝參數(shù),果不其然,發(fā)現(xiàn)了問(wèn)題所在!
客戶提供的封裝模型中居然只有CH7通道的封裝參數(shù)!
眾所周知,等長(zhǎng)處理只是手段,我們的目的是等時(shí)。而對(duì)比PIN delay的具體數(shù)據(jù)可以發(fā)現(xiàn),不同的通道信號(hào)之間延時(shí)差別是顯而易見(jiàn)的,以DQS信號(hào)為參考,根據(jù)芯片封裝補(bǔ)償參數(shù),在CH6通道中,DQ3需要減小延時(shí),DQ5需要增加延時(shí),才能達(dá)到與DQS的一致,而在CH7通道中則剛好相反,DQ3需要增加延時(shí),DQ5需要減小延時(shí)。仿真使用CH7通道的封裝參數(shù)來(lái)補(bǔ)償CH6通道的走線長(zhǎng)度,極端情況下,短的更短,長(zhǎng)的更長(zhǎng),難怪結(jié)果會(huì)南轅北轍,讓人抓狂。
那么,我們?cè)賮?lái)看看提供了封裝模型參數(shù)的CH7通道在增加PIN delay前后的差異。沒(méi)有考慮PIN delay之前,通道的眼圖有效眼寬是779ps。
考慮PIN delay之后通道的眼圖有效眼寬達(dá)到808ps,相比之前增加了29ps,這個(gè)值與CH7通道PIN delay最大(78ps)和最小(48ps)的差值28ps也基本吻合。
真相大白,眾人釋然。雷豹卻陷入了沉思:隨著接觸到的芯片設(shè)計(jì)越來(lái)越多,仿真思路也該與時(shí)俱進(jìn),“開(kāi)局一模型,仿真用到底”的時(shí)代似乎一去不復(fù)返,芯片設(shè)計(jì)在更新,仿真過(guò)程中也應(yīng)時(shí)時(shí)檢查,步步留心。
